现代高性能计算（HPC）和人工智能（AI）系统正面临一个根本性挑战：数据传输的瓶颈已经超越了计算本身的限制。万亿参数级大模型的分布式训练中，真正制约效率的不是算力，而是数据搬运、访问和存储的延迟与能耗。
2026年8月20日，来自弗吉尼亚大学、麻省理工学院、南洋理工大学、伊利诺伊大学厄巴纳-香槟分校以及SK海力士等机构的联合研究团队，在国际顶级期刊《Nature Electronics》上发表了一篇重量级综述，系统阐述了共封装光学（Co-packaged Optics, CPO）技术如何突破电互联的物理极限，为下一代HPC和AI基础设施提供革命性的通信解决方案
01 从“计算瓶颈”到“通信瓶颈”：一道正在撕裂的鸿沟
历史数据表现出一个趋势：计算吞吐量大约每两年翻三倍，而互连带宽在同一时期仅提升约1.4倍，两者之间形成了日益扩大的“带宽鸿沟”（图1）
图1：计算吞吐量（蓝色）、DRAM带宽（红色）、互联带宽（黄色）与AI模型训练计算量（灰色）的历史增长趋势对比
高带宽内存（HBM）通过垂直堆叠DRAM芯片和硅通孔（TSV）技术，在封装内实现了数Tbps的带宽和pJ/bit的能效。然而，一旦数据跨越内存与逻辑的边界，传统电互联——印刷电路板走线、连接器和直连铜缆——就会因电阻损耗、电容负载和趋肤效应而急剧劣化。
即使计算芯片变得更强大，芯片间的数据流动跟不上节奏，整体系统性能也无法提升。用光链路替代存在固有物理限制的铜线互连，是实现未来扩展最有前景的途径。
图2：电互联（红线）与光互联（蓝线）在不同距离下所需的功耗对比
如图2所示，电互联的带宽密度和能效随传输距离增加呈指数级衰减，而光互联凭借低传播损耗、波分复用（WDM）并行性以及对电阻和电磁退化的免疫能力，在长距离通信中占据压倒性优势。
02 光互联的层次化部署：从芯片到数据中心的全面渗透
光学接口正逐步向计算核心靠近，形成了从机架可插拔、板载光学到全共封装架构的演进路径（图3）。
图3：光学互联在不同空间尺度上的层次化部署——从毫米级共封装光学到千米级数据中心互联
CPO将光子电路与电子电路集成在单一封装内，在微米到毫米尺度上大幅减少了寄生损耗和延迟。节点内光互联将这一方案扩展到厘米到米级别，连接处理器、内存和加速器；而机架间光链路则支撑起数据中心级别的高速通信网络。
SK海力士AI基础设施团队负责人Seunghoon Hong对此描述称：“CPO将光收发器集成到与处理器相同的封装中，使芯片能够使用光而非长距离的电气互连来交换数据。这从根本上改变了数据在人工智能系统中传输的方式，消除了计算扩展的最大障碍之一。”
03 电互联的物理极限：为什么必须转向光？
随着数据传输速率突破数百Gbps、器件尺寸缩小到纳米级别，传统电互联遭遇了不可逾越的物理屏障：
RC延迟：互连线宽缩小时，表面散射和晶界散射导致电阻非线性增加，同时相邻导体间距减小带来更大的寄生电容。
趋肤效应：高频下电流被限制在导体表面，交流电阻与频率的平方根成正比增长。
介电损耗：绝缘材料的极化响应滞后引入额外的频率相关衰减。
串扰与电磁干扰：紧密排列的导体之间产生容性和感性耦合，在多通道高速并行通信中尤为严重。
这些效应共同导致插入损耗、信号抖动和码间干扰，严重劣化信号完整性。虽然均衡、预加重、重定时器和前向纠错（FEC）等技术可以部分恢复信号质量，但每一项都会增加电路复杂度、延迟和功耗。
04 HPC互连性能的三大核心指标
带宽：迈向百Tbps时代
万亿参数规模的AI模型需要分布式训练，每次迭代都需要交换与模型规模成比例的梯度张量。为充分利用最新GPU的计算能力，板载互联带宽必须超过数百Tbps。
目前，英特尔OCI芯片实现4 Tbps双向带宽（32 Gbps × 64通道），Ayar Labs第三代TeraPHY达到8 Tbps双向带宽，而Lightmatter Passage L200目标直指32-64 Tbps每3D CPO芯片。这些都是目前全球顶尖的CPO解决方案。论文明确提出，每个计算节点需超过100 Tbps的聚合带宽。
能效：追求亚皮焦耳/比特
当前顶级HPC机架功耗在30-100 kW之间。为将互连功耗控制在系统总功耗的10%以内，数据传输能耗必须降至亚皮焦耳/比特水平。
硅光子发射器已展示0.7 pJ/bit的能效，而光I/O芯片的整机能效在4.6-5 pJ/bit范围，虽已大幅优于可插拔光模块（15-30 pJ/bit），但距离目标仍有差距。
延迟：突破10纳秒壁垒
大规模分布式训练集群要求芯片到芯片延迟低于10纳秒，以支持亚微秒级交换延迟，维持近乎线性的扩展性能。英特尔OCI和Ayar Labs TeraPHY均已实现<10ns的芯片到芯片延迟，相比可插拔方案提升超过15倍。
05 OCI的核心技术组件
如图4所示，芯片到芯片的光学计算互连（OCI）由三个紧密耦合的功能域构成：
图4：端到端高带宽光数据传输系统架构示意——从电信号串行化到光调制、传输、接收的完整链路
电子子系统：信号处理的基石
SerDes架构是执行并-串和串-并转换，以更少的传输通道实现高聚合带宽（图5）。
图5：SerDes架构实现并行-串行和串行-并行转换
多电平调制格式如PAM-4可提升频谱效率，但会降低噪声容限，需要复杂的DSP和FEC电路（图6）。
图6：NRZ与PAM-4调制格式对比——PAM4频谱效率翻倍但噪声容限缩小
电-光/光-电接口：关键转换边界
在发射端，数字数据通过光源和电光调制器（EOM）编码到连续波光载波上。分布式反馈（DFB）激光器提供适合密集WDM系统的窄线宽发射，而VCSEL则提供低功耗、低成本的解决方案。
图7：VCSEL电驱动光发射（上）与PD+TIA光接收转换（下）
马赫-曾德尔调制器利用两条平行光路间的干涉相位调制，实现超过100 GHz带宽的高线性度操作（图8）。
图8：马赫-曾德尔调制器工作原理——通过两臂干涉将电数据编码为强度调制光信号
基于铁电材料（如薄膜铌酸锂、钛酸钡）中泡克尔斯效应的EOM可实现亚伏特驱动和超100 GHz带宽，其中薄膜铌酸锂（TFLN）已成为集成高速调制的当前基准平台。
光传输网络：低损耗的通信高速公路
微环谐振器提供波长选择性路由、滤波和复用功能（图2f），是实现密集WDM的核心器件。
图9：波长选择性微环谐振器实现片上光路由、滤波和复用
光纤耦合策略包括适用于垂直耦合的光栅耦合器和适用于平面内低损耗接口的边缘耦合器（图10）。
图10：光栅耦合器（垂直耦合）与边缘耦合器（平面内对准）两种芯片-光纤耦合方案
06 技术路线图：从2D到3D的演进
这篇论文也重新梳理了光电转换的技术演进路径
图11：光电转换演进路径：a)FPP；b）OBO；c)CPO；d)混合集成CPO
图12：CPO集成策略从2D向单片集成的演进：e）在基板上2D摆放以及基于2.5D 中介层的互连方案；f）通过硅通孔（TSV）与铜‑铜混合键合技术实现的三维堆叠；g）EIC与PIC在同一衬底上的单片集成。左侧为剖面示意图、右侧为SEM图，展示了每一级集成方案，并标注了代表性带宽密度与功耗。
表1：代表性工业CPO与光输入输出（Optical I/O）平台
图14：面向高带宽光计算互连的CPO和光子中介层技术